TDA8172組成的場輸出電路圖
圖：tda8172的外形及引腳如圖 圖：tda8172引腳圖來源:與你同行 ， 圖：tda8172的外形及引腳如圖 圖：tda8
查看詳情2013-10-29 14:15:00
輸送帶物品計數(shù)器原理圖
該裝置的電路工作原理見圖。當輸送帶上無物品時，vd1發(fā)出的紅外線直接照射在vd2上，導致vd2的內(nèi)阻減小，故lse的①、②腳間相當于串通，它的④腳輸出高電平，繼電器j勵磁吸合。一旦輸送帶工作，有物品“不斷”地遮斷vd1發(fā)出的紅外線時，聯(lián)接在lse④腳上的繼電器j不斷， 該裝置的電路工作原理見圖。當輸送帶上無物品時，vd1發(fā)出的紅外線直接照射在vd2上，導致vd2的內(nèi)阻減小，故lse的①、②腳間相當于串通，它的④腳輸出高電平，繼電器j勵磁吸合
查看詳情2013-10-29 14:15:00電纜線防剪報訊機工作原理圖
該裝置的電路工作原理見圖。在農(nóng)村特別是偏遠的地區(qū)，一些不法分子常常破壞國家的通訊設備，電纜線是他們作案的主要對象之一。我們可以每隔2－3km設置一個無線報訊器，其原理很簡單，將電纜線中的兩根導線作為傳感器開關(guān)接到lse的①、②腳回路上，當電纜線完好時，lse的④腳輸， 該裝置的電路工作原理見圖。在農(nóng)村特別是偏遠的地區(qū)，一些不法分子常常破壞國家的通訊設備，電纜線是他們作案的主要對象之一。我們可以每隔2－3km設置一個無線報訊器，其原理很簡單，
查看詳情2013-10-29 14:15:00多敏固態(tài)控制器工作原理圖
無論是家庭電氣化還是工礦、農(nóng)村和部隊的技術(shù)革新，自動控制始終是電子愛好者和電子科技工作者感興趣的課題一。本文介紹一種用于自動控制的通用裝置，可廣大電子愛好者制作實驗。 電路工作原理 本裝置的設計構(gòu)思是以微功率控制大功率，能夠?qū)⒆匀唤绲姆请娏啃盘栟D(zhuǎn)換成電信號自， 無論是家庭電氣化還是工礦、農(nóng)村和部隊的技術(shù)革新，自動控制始終是電子愛好者和電子科技工作者感興趣的課題一。本文介紹一種用于自動控制的通用裝置，可廣大電子愛好者制作實驗。 電
查看詳情2013-10-29 14:15:00多敏固態(tài)控制器元件選用與電路調(diào)試電路圖
按道理制作該多敏固態(tài)控制器所用的全部元器件均需進行老化篩選處理，而業(yè)余制作時應采用正品元件，因為該裝置一經(jīng)制成后就固封為一個整體了，不存在更換元件修理的問題。 元件選擇參見圖，其中vs1采用1－3a、400v以上的單向可控硅，vs3采用10－25a，600－80， 按道理制作該多敏固態(tài)控制器所用的全部元器件均需進行老化篩選處理，而業(yè)余制作時應采用正品元件，因為該裝置一經(jīng)制成后就固封為一個整體了，不存在更換元件修理的問題。 元件選擇參
查看詳情2013-10-29 14:15:00ZVS PWM轉(zhuǎn)換器的基本電路圖
在ｚｖｓｑｒｃｓ中的諧振電感上并聯(lián)一只輔助開關(guān)管，就可以得到ｚｖｓｐｗｍ轉(zhuǎn)換器的基本電路族。圖１所示為非隔離式單管ｚｖｓｐｗｍ轉(zhuǎn)換器的六種基本電路族。圖２所示為隔離式單管ｚｖｓｐｗｍ轉(zhuǎn)換器的四種基本電路族。由于半波式ｚｖｓｑｒｃｓ優(yōu)于全波式ｚｖｓｑｒｃｓ， 在ｚｖｓｑｒｃｓ中的諧振電感上并聯(lián)一只輔助開關(guān)管，就可以得到ｚｖｓｐｗｍ轉(zhuǎn)換器的基本電路族。圖１所示為非隔離式單管ｚｖｓｐｗｍ轉(zhuǎn)換器的六種基本電路族。圖２所示為隔離式單
查看詳情2013-10-29 14:15:00多敏固態(tài)控制器與其它集成電路配接電路圖
cmos、hcmos、ttl、lsttl等數(shù)字電路的輸出狀態(tài)可直接控制多敏固態(tài)控制器dm的通斷。其配接方式見下圖(a)、(b)、(c)所示。在控制器的②、③端輸入控制信號時，作常閉電路的接法如(b)，當三極管vt無信號輸入時，負載是停止工作的，只有當vt飽和導通時，， cmos、hcmos、ttl、lsttl等數(shù)字電路的輸出狀態(tài)可直接控制多敏固態(tài)控制器dm的通斷。其配接方式見下圖(a)、(b)、(c)所示。在控制器的②、③端輸入控制信號時，
查看詳情2013-10-29 14:15:00多敏固態(tài)控制器光電輸入端電路工作原理圖
該裝置作光電輸入的應用電路工作原理如圖所示。這是一只巨型數(shù)字顯示屏。icch208是一塊數(shù)字譯碼驅(qū)動集成電路。按下聯(lián)接在ch208輸入端“1”－“12”的按鍵，就可以顯示相應的數(shù)字。一塊ch208可以顯示1－12的數(shù)字，如果用三塊ch208集成塊聯(lián)合起來應用，就可， 該裝置作光電輸入的應用電路工作原理如圖所示。這是一只巨型數(shù)字顯示屏。icch208是一塊數(shù)字譯碼驅(qū)動集成電路。按下聯(lián)接在ch208輸入端“1”－“12”的按鍵，就可以顯示相
查看詳情2013-10-29 14:15:00負載控制模塊原理與制作電路圖
負載控制模塊（loadcontrolelement）簡稱lce是一種能夠判別電路中是否接有負載，并利用有無負載的信息來控制其它負載工作的電路。它具有聯(lián)運效應，其用途甚廣。本文介紹一種利用兩只雙向可控硅元件自由市場制作的lce模塊具有結(jié)構(gòu)簡單、成本低廉、負載功率大， 負載控制模塊（loadcontrolelement）簡稱lce是一種能夠判別電路中是否接有負載，并利用有無負載的信息來控制其它負載工作的電路。它具有聯(lián)運效應，其用途甚廣。
查看詳情2013-10-29 14:15:00用DAC的I/Q發(fā)射器中的DAC和第一上變頻級電路圖
使用具有多路輸入的dac(mux-dac)如max19692，或具有數(shù)據(jù)時鐘輸出的內(nèi)插dac時，輸入數(shù)據(jù)速率為dac刷新速率的1/n，dac在一個或兩個數(shù)據(jù)時鐘跳變沿鎖存數(shù)據(jù)。max19692中n=4，輸入數(shù)據(jù)速率為dac刷新速率的1/4。 圖：使用多路復， 使用具有多路輸入的dac(mux-dac)如max19692，或具有數(shù)據(jù)時鐘輸出的內(nèi)插dac時，輸入數(shù)據(jù)速率為dac刷新速率的1/n，dac在一個或兩個數(shù)據(jù)時鐘跳變沿鎖存數(shù)
查看詳情2013-10-29 14:15:00MAX19692內(nèi)部時鐘接口框電路圖
max19692的時鐘(clkp，clkn)和數(shù)據(jù)時鐘(dataclkp，dataclkn)接口的簡化框圖。初始時鐘由一個兩位計數(shù)器四分頻后用于鎖存數(shù)字dac輸入。該計數(shù)器可能在四個狀態(tài)中的任意一個啟動(圖3)。如果使用兩個多路復用dac，這兩個dac可能會在不同的， max19692的時鐘(clkp，clkn)和數(shù)據(jù)時鐘(dataclkp，dataclkn)接口的簡化框圖。初始時鐘由一個兩位計數(shù)器四分頻后用于鎖存數(shù)字dac輸入。該計數(shù)器可
查看詳情2013-10-29 14:15:00負載控制模塊典型應用電路圖
該lce模塊的典型應用方式有兩種，如圖（a）、（b）所示。其中（a）是利用該模塊直接驅(qū)動交流負載的接線圖。當主動負載rl1的開關(guān)s閉合時，從動負載rl2中便有電流通過。（b）是利用交流繼電器j來控制其它設備的接線圖（交直流設備均可）。當主動負載rl1接通時，交流繼電， 該lce模塊的典型應用方式有兩種，如圖（a）、（b）所示。其中（a）是利用該模塊直接驅(qū)動交流負載的接線圖。當主動負載rl1的開關(guān)s閉合時，從動負載rl2中便有電流通過。（b）
查看詳情2013-10-29 14:15:00MAX19692鎖存時鐘電路圖(四種可能的狀態(tài))
圖：max19692鎖存時鐘電路圖來源:與你同行 ， 圖：max19692鎖存時鐘電路圖來源:與你同行
查看詳情2013-10-29 14:15:00實現(xiàn)DAC同步的簡單的高速邏輯電路圖
如果dac使用方波(比如ecl)時鐘，兩個dac之間的同步可以用如圖所示的簡單的高速邏輯電路來實現(xiàn)。為了簡單明了，該原理圖中的邏輯配置只能實現(xiàn)單端功能。但是實際應用中會使用差分邏輯如ecl來實現(xiàn)高速和低噪聲性能。 圖：實現(xiàn)dac同步的簡單的高速邏輯電路圖， 如果dac使用方波(比如ecl)時鐘，兩個dac之間的同步可以用如圖所示的簡單的高速邏輯電路來實現(xiàn)。為了簡單明了，該原理圖中的邏輯配置只能實現(xiàn)單端功能。但是實際應用中會使用差
查看詳情2013-10-29 14:15:00MUX-DAC1時鐘邏輯電路操作的時序電路圖
使用這種方法時，觸發(fā)器要在時鐘的下降沿進行狀態(tài)更新，以消除dac時鐘信號的毛刺，兩個mux-dac的輸入時序要相同。布線時要考慮延遲以確保滿足兩個觸發(fā)器的建立和保持時間的要求，且在時鐘為低時將spb信號的脈沖應用于g1。否則，時鐘信號可能會產(chǎn)生毛刺。同時建議使用， 使用這種方法時，觸發(fā)器要在時鐘的下降沿進行狀態(tài)更新，以消除dac時鐘信號的毛刺，兩個mux-dac的輸入時序要相同。布線時要考慮延遲以確保滿足兩個觸發(fā)器的建立和保持時間的
查看詳情2013-10-29 14:15:00利用FPGA中桶形移位器的實現(xiàn)完成MUX-DAC的同步電路圖
可以利用xilinx®fpga中先進的數(shù)字時鐘管理程序(dcm)來檢測兩個mux-dac的數(shù)據(jù)時鐘之間的相位差異(圖)。dcm1生成一個與dataclk1和dataclk2相同頻率的時鐘。 以時鐘周期的1/256為間距對dclk1的延遲進行動態(tài)調(diào)整。， 可以利用xilinx®fpga中先進的數(shù)字時鐘管理程序(dcm)來檢測兩個mux-dac的數(shù)據(jù)時鐘之間的相位差異(圖)。dcm1生成一個與dataclk1和data
查看詳情2013-10-29 14:15:00每個DAC使用一個PLL實現(xiàn)MUX-DAC同步電路圖
如果dac使用鎖相環(huán)(pll)合成器來定時，那么同步兩個dac的方法就是每個dac使用單獨的pll(圖7)。dac1和dac2的lvds數(shù)據(jù)時鐘輸出相位與參考時鐘相比較。這樣的話，dac的內(nèi)部時鐘分頻器在時鐘生成pll中作為反饋分頻器使用。 圖:每個dac使， 如果dac使用鎖相環(huán)(pll)合成器來定時，那么同步兩個dac的方法就是每個dac使用單獨的pll(圖7)。dac1和dac2的lvds數(shù)據(jù)時鐘輸出相位與參考時鐘相比較。這
查看詳情2013-10-29 14:15:00PIC12F508接口電路圖
給出了pic12f509的內(nèi)部控制原理圖，r1、r2和r3為上拉電阻，使用pic12f509時無需安裝這些電阻。圖2是評估ds1803的電路連接，跳線用于選擇地址引腳、分離共用的vcc(vdd)以及斷開sda、scl連接。 3個開關(guān)為觸摸式按鍵，用于增(up， 給出了pic12f509的內(nèi)部控制原理圖，r1、r2和r3為上拉電阻，使用pic12f509時無需安裝這些電阻。圖2是評估ds1803的電路連接，跳線用于選擇地址引腳、分離
查看詳情2013-10-29 14:15:00DS1803數(shù)字電位器與PIC控制器的連接電路圖
圖：ds1803數(shù)字電位器與pic控制器的連接來源:與你同行 ， 圖：ds1803數(shù)字電位器與pic控制器的連接來源:與你同行
查看詳情2013-10-29 14:15:00
Tel：0755 8246 9263
Email：kf＠114ic.com
投訴建議：kf@114ic.com
Copyright ? 2003-2025 114ic.com All Rights Reserved 粵ICP備05011613號 粵公網(wǎng)安備 44030402000933號