使用這種方法時(shí)，觸發(fā)器要在時(shí)鐘的下降沿進(jìn)行狀態(tài)更新，以消除dac時(shí)鐘信號(hào)的毛刺，兩個(gè)mux-dac的輸入時(shí)序要相同。

布線時(shí)要考慮延遲以確保滿足兩個(gè)觸發(fā)器的建立和保持時(shí)間的要求，且在時(shí)鐘為低時(shí)將spb信號(hào)的脈沖應(yīng)用于g1。否則，時(shí)鐘信號(hào)可能會(huì)產(chǎn)生毛刺。同時(shí)建議使用無(wú)噪聲電源為時(shí)鐘同步電路供電，將抖動(dòng)的引入減到最小。

圖：所示邏輯電路操作的時(shí)序圖

來(lái)源:與你同行