首頁(yè)>SN74LS112D>規(guī)格書(shū)詳情
SN74LS112D中文資料摩托羅拉數(shù)據(jù)手冊(cè)PDF規(guī)格書(shū)
| 廠(chǎng)商型號(hào) |
SN74LS112D |
| 功能描述 | DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP |
| 文件大小 |
147.33 Kbytes |
| 頁(yè)面數(shù)量 |
4 頁(yè) |
| 生產(chǎn)廠(chǎng)商 | Motorola, Inc |
| 企業(yè)簡(jiǎn)稱(chēng) |
MOTOROLA【摩托羅拉】 |
| 中文名稱(chēng) | 加爾文制造公司官網(wǎng) |
| 原廠(chǎng)標(biāo)識(shí) |  |
| 數(shù)據(jù)手冊(cè) | |
| 更新時(shí)間 | 2025-7-26 17:02:00 |
| 人工找貨 | SN74LS112D價(jià)格和庫(kù)存，歡迎聯(lián)系客服免費(fèi)人工找貨 |
SN74LS112D規(guī)格書(shū)詳情
The SN54 /74LS112A dual JKflip-flop features individual J, K, clock, and asynchronousset and clear inputs to each flip-flop. When the clock goes HIGH,the inputs are enabled and data will be accepted. The logic level of the Jand K inputs may be allowed to change when the clock pulse is HIGH and thebistable will perform according to the truth table as long as minimum set-up andhold time are observed. Input data is transferred to the outputs on the negative-going edge of the clock pulse.
| 供應(yīng)商 | 型號(hào) | 品牌 | 批號(hào) | 封裝 | 庫(kù)存 | 備注 | 價(jià)格 |
|---|---|---|---|---|---|---|---|
TI |
23+ |
DIP |
25630 |
原裝正品 |
詢(xún)價(jià) | ||
TI |
24+ |
DIP |
30000 |
原裝正品公司現(xiàn)貨,假一賠十! |
詢(xún)價(jià) | ||
TI |
21+ |
DIP |
10000 |
只做原裝,質(zhì)量保證 |
詢(xún)價(jià) | ||
TI |
23+ |
DIP |
12800 |
正規(guī)渠道,只有原裝! |
詢(xún)價(jià) | ||
SN74LS112J |
10 |
10 |
詢(xún)價(jià) | ||||
MOTOROLA |
1725+ |
DIP14 |
3256 |
科恒偉業(yè)!只做原裝正品,假一賠十! |
詢(xún)價(jià) | ||
MOT |
24+ |
SMD |
2427 |
本站庫(kù)存 |
詢(xún)價(jià) | ||
TI |
2021+ |
DIP |
7600 |
原裝現(xiàn)貨，歡迎詢(xún)價(jià) |
詢(xún)價(jià) | ||
TI/MOTO |
23+ |
DIP |
5000 |
原裝正品,假一罰十 |
詢(xún)價(jià) | ||
TI/德州儀器 |
22+ |
DIP |
18000 |
原裝正品 |
詢(xún)價(jià) |
