反相降壓-升壓負(fù)壓軌設(shè)計(jì)指南（基于 Silent Switcher 3 思路的實(shí)現(xiàn)）

下面給出一份面向工程實(shí)踐的、可復(fù)用的負(fù)電壓軌設(shè)計(jì)指南。內(nèi)容聚焦于在反相降壓-升壓（IBB）拓?fù)渲袘?yīng)用高速、低噪聲的單芯片降壓器件思路（以具備 Silent Switcher 3 類(lèi)特性的器件為代表），并通過(guò)器件選型、環(huán)路與磁性件設(shè)計(jì)、低頻噪聲優(yōu)化以及驗(yàn)證方法，構(gòu)建滿(mǎn)足嚴(yán)苛瞬態(tài)與噪聲指標(biāo)的緊湊方案。本文為原創(chuàng)技術(shù)整理，避免引用品牌文案與圖文表格，側(cè)重可操作的設(shè)計(jì)步驟與要點(diǎn)。

1. 背景與目標(biāo)

負(fù)電壓軌應(yīng)用廣泛：如信號(hào)鏈驅(qū)動(dòng)（DAC/ADC 驅(qū)動(dòng)器）、顯示與 RF 功放偏置、成像與光電器件偏置、ATE 真 0 V 輸出偏置等。

關(guān)鍵痛點(diǎn)：

低頻噪聲敏感（從開(kāi)關(guān)頻率一直到極低頻段，甚至 0.1 Hz 附近）

負(fù)載瞬態(tài)要求苛刻（峰峰值容差?。?/p>

空間受限（高度與面積）

不希望依賴(lài)后置 LDO（效率/體積受損）

設(shè)計(jì)思路：使用具備高速開(kāi)關(guān)與寬環(huán)路帶寬的低噪聲單芯片降壓器件，在 IBB 拓?fù)湎律韶?fù)壓軌；通過(guò)磁性件與頻率協(xié)同優(yōu)化，兼顧低頻噪聲、瞬態(tài)和效率。

目標(biāo)規(guī)格（示例場(chǎng)景）：

VIN = 5 V，VOUT = –5 V，IOUT,max = 1 A

負(fù)載階躍：0.5 A ? 1 A

高度限制：≤ 2 mm，方案面積盡量小

瞬態(tài)峰峰值：≤ 40 mV（后續(xù)收緊至 ≤ 35 mV）

10 Hz–1 MHz 積分噪聲：≤ 25 μV rms（后續(xù)收緊至 ≤ 20 μV rms）

滿(mǎn)載效率：≈ 90%

提示與注意：

IBB 中控制器的參考電位為 –VOUT，而非 GND。對(duì)外部 EN/SYNC 等控制信號(hào)需做電平與參考點(diǎn)適配。

最大輸出電壓需按器件耐壓與參考點(diǎn)關(guān)系重新評(píng)估（器件內(nèi)部額定電壓相對(duì)其參考引腳）。

2. 拓?fù)渑c接口要點(diǎn)

拓?fù)洌簩涡酒祲浩骷苑聪喾绞脚渲脼?IBB，半橋結(jié)構(gòu)簡(jiǎn)單直接。

參考點(diǎn)遷移：器件的“地”在電路中等效于 –VOUT，涉及量測(cè)與外部 IO 的參考點(diǎn)統(tǒng)一。

外部接口：

EN/UVLO、SYNC/MODE 等腳位需要電平轉(zhuǎn)換或光耦/小信號(hào) MOS 管實(shí)現(xiàn)參考點(diǎn)搬移。

同步時(shí)鐘若來(lái)自系統(tǒng)地參考域，亦需隔離/平移。

3. 電感與開(kāi)關(guān)頻率的協(xié)同設(shè)計(jì)

目標(biāo)：在 2 mm 高度內(nèi)盡可能縮小電感封裝尺寸，同時(shí)滿(mǎn)足電流能力與效率目標(biāo)。

電感電流估算（滿(mǎn)載近似，便于初篩）：

IBB 平均電感電流 IL 是輸入電流與輸出電流之和（不同于 Buck），在負(fù)載變化下輸入電流會(huì)變，使電感選擇更保守。

設(shè)效率 n≈0.9、交流電感紋波比約 40%，據(jù)示例規(guī)格可得 IL≈2.1 A，峰值 IPEAK≈2.5 A。

選型規(guī)則：

IRMS 額定值 ≥ 平均電感電流

ISAT（以電感下降 10% 對(duì)應(yīng)電流為參考）≥ 峰值電感電流

兼顧封裝高度與面積，優(yōu)先超低損耗屏蔽型系列

頻率-電感掃描法：

在候選電感值（如 2.2 μH、1.5 μH）與多組開(kāi)關(guān)頻率區(qū)間下測(cè)試滿(mǎn)載效率，尋找“在盡可能高的頻率仍能達(dá)到目標(biāo)效率”的組合，以減小電感/電容體積。

示例最佳組合：L=1.5 μH、FSW≈2.2 MHz，滿(mǎn)載效率≈90%。

實(shí)務(wù)小貼士：

高頻下導(dǎo)通損耗和開(kāi)關(guān)損耗權(quán)衡明顯，具備快速柵極驅(qū)動(dòng)與低結(jié)電容的器件能顯著緩和效率下滑。

封裝高度被卡死時(shí)，優(yōu)先找“低直流電阻+高 Q”的薄型電感系列。

4. 大容量輸出電容的體積與瞬態(tài)兼顧

目標(biāo)：在高度受限與面積受限條件下，滿(mǎn)足 0.5 A/μs 級(jí)別階躍時(shí)的 VOUT 峰峰值限制，并盡量減少數(shù)量。

選擇策略：

先鎖定可用的薄型封裝（如 0805）、額定電壓與 DC 偏壓下的有效電容量曲線，選“降額后容量最大”的系列/型號(hào)。

多并聯(lián)小封裝 MLCC，可獲得更低 ESL/ESR 與更佳分布。

實(shí)證優(yōu)化流程：

初始裝配“遠(yuǎn)大于需求”的電容數(shù)量以確保穩(wěn)定性與裕度（例如先并 10 顆 22 μF）。

在相位裕度穩(wěn)定的前提下逐步減少數(shù)量，直到剛好滿(mǎn)足峰峰值指標(biāo)（如 40 mV）。

同步做環(huán)路 bode 測(cè)試，確保相位裕度≥45°、增益裕度≥8 dB。

示例結(jié)果：

7×22 μF 0805 并聯(lián)，在 0.5 A ? 1 A、0.5 A/μs 階躍下，VOUT p–p≈36 mV，滿(mǎn)足 ≤40 mV。

1 A 負(fù)載下 bode：帶寬≈103 kHz，相位裕度≈53°，增益裕度≈8.2 dB。

5. 低頻噪聲測(cè)量方法與對(duì)比參考

關(guān)注頻段：10 Hz–1 MHz，積分噪聲指標(biāo)以 μV rms 計(jì)。

測(cè)試配置：

低噪聲前置放大器 + 頻譜分析儀

測(cè)試治具注意屏蔽、接地與參考點(diǎn)一致性（–VOUT 參考）

輸出端 RC 測(cè)試點(diǎn)布線盡量短并減小環(huán)路

示例結(jié)果：積分噪聲≈22 μV rms，明顯優(yōu)于常見(jiàn)同類(lèi)器件在相同磁性件與頻率條件下的水平。

實(shí)踐建議：

低頻段的噪聲改進(jìn)更依賴(lài)環(huán)路帶寬和功率級(jí)噪聲源本底，盲目加后級(jí) LDO 往往犧牲效率與體積，不如先把功率級(jí)做到“本征低噪聲”。

6. 提升環(huán)路帶寬：右半平面零點(diǎn)（RHPZ）遷移

問(wèn)題根源：IBB 的 RHPZ 會(huì)引入“增益上揚(yáng) + 相位延遲”，限制帶寬、惡化瞬態(tài)/噪聲。

關(guān)鍵關(guān)系（定性）：

RHPZ 頻率與電感 L 成反比，L 越小，RHPZ 越高，有利于提升環(huán)路交越頻率。

操作路徑：

將 L 從 1.5 μH 降至 1.0 μH，同時(shí)把 FSW 提升到約 3.3 MHz，以維持相似電感紋波占比并將 RHPZ 推高。

具備最高 6 MHz 級(jí)開(kāi)關(guān)能力的器件可從容實(shí)現(xiàn)該頻點(diǎn)。

重新補(bǔ)償以恢復(fù)/優(yōu)化相位裕度。

示例結(jié)果：

RHPZ 位置上移，bode 帶寬由 ≈103 kHz 提升至 ≈123 kHz（約 +20%）

相位裕度≈54°、增益裕度≈9.8 dB

負(fù)載瞬態(tài)峰峰值由 36 mV 降至 30 mV

10 Hz–1 MHz 積分噪聲降至 ≈18.9 μV rms，滿(mǎn)足更嚴(yán) 20 μV rms 目標(biāo)

效率在高頻下略降，滿(mǎn)載≈89.5%，若效率不是一票否決項(xiàng)則可接受

經(jīng)驗(yàn)總結(jié)：

“減 L + 升 FSW + 重補(bǔ)償”是 IBB 提速的有效手段；但需關(guān)注發(fā)熱、EMI、效率與封裝極限的平衡。

若需進(jìn)一步加速，可結(jié)合更優(yōu)走線/回路面積最小化與更低 ESL/ESR 的輸出網(wǎng)絡(luò)。

7. 實(shí)施細(xì)節(jié)與調(diào)試清單

PCB 與走線

優(yōu)先最小化熱環(huán)路與開(kāi)關(guān)電流環(huán)路；將 VIN 去耦、開(kāi)關(guān)節(jié)點(diǎn)、肖特基（若用）與電感閉合環(huán)路做最小化。

反饋分壓與補(bǔ)償網(wǎng)絡(luò)走“干凈地”，遠(yuǎn)離 SW 節(jié)點(diǎn)；參考點(diǎn)使用 –VOUT 域。

多點(diǎn)星形回地策略在 –VOUT 參考下重新定義，避免測(cè)試/控制域與功率域互擾。

補(bǔ)償與環(huán)路驗(yàn)證

分別在 0.5 A、1 A 負(fù)載點(diǎn)測(cè)試 bode，確保跨負(fù)載穩(wěn)定相位裕度≥45°。

交越頻率一般控制在 RHPZ 充分之外，避免“吃相位”過(guò)多。

瞬態(tài)與噪聲

負(fù)載階躍用高帶寬電子負(fù)載或快速切換網(wǎng)絡(luò)，控制上升/下降沿與擺率一致。

噪聲測(cè)試治具單獨(dú)制作，短線、屏蔽、低噪聲放大器，重復(fù)性驗(yàn)證。

可靠性與邊界

校核器件最大額定電壓相對(duì)于其參考腳的應(yīng)力余量。

溫升：在最高環(huán)境溫度下測(cè) FSW=3.3 MHz 工況的核心器件與電感溫升。

擴(kuò)展：若需同步時(shí)鐘，先做電平轉(zhuǎn)換的基線驗(yàn)證，再接入系統(tǒng)時(shí)鐘。

8. 取舍與決策

若優(yōu)先級(jí)是“極低低頻噪聲 + 快瞬態(tài) + 最小體積”，可接受少許效率犧牲，則選擇更高 FSW、較小 L，并精細(xì)化補(bǔ)償。

若效率更重要，可適度回退 FSW、放大 L，并視情況增加少量輸出電容以守住瞬態(tài)指標(biāo)。

無(wú)后置 LDO 是主要優(yōu)勢(shì)之一；只有在系統(tǒng)級(jí)噪聲預(yù)算仍超標(biāo)時(shí)，才考慮小壓差、低噪聲 LDO 作為點(diǎn)狀微調(diào)。

9. 結(jié)語(yǔ)

通過(guò)將高速、低噪聲特性的單芯片降壓器件以 IBB 方式使用，并結(jié)合“電感-頻率”協(xié)同和 RHPZ 遷移策略，可在極為緊湊的尺寸內(nèi)達(dá)成：

低頻積分噪聲優(yōu)于 20–25 μV rms 級(jí)

0.5 A/μs 負(fù)載階躍下的 VOUT 峰峰值 ≤ 30–40 mV

維持接近 90% 的滿(mǎn)載效率（頻率提高時(shí)略降）

核心在于：參考點(diǎn)正確處理、磁性件和頻率的配平、環(huán)路補(bǔ)償?shù)膶?shí)證迭代、以及嚴(yán)謹(jǐn)?shù)脑肼暸c瞬態(tài)測(cè)量。按本文步驟推進(jìn)，可為后續(xù)不同電壓/電流等級(jí)的負(fù)壓軌設(shè)計(jì)提供穩(wěn)固的范式。