近日，JEDEC固態(tài)技術(shù)協(xié)會(huì)正式發(fā)布了新一代低功耗內(nèi)存標(biāo)準(zhǔn)LPDDR6（標(biāo)準(zhǔn)號(hào)JESD209-6），這為包括移動(dòng)終端與人工智能平臺(tái)在內(nèi)的各類(lèi)應(yīng)用帶來(lái)了更快的速度、更高的能效及更優(yōu)的安全性能。LPDDR6的推出，標(biāo)志著移動(dòng)內(nèi)存技術(shù)又邁上了一個(gè)新的臺(tái)階。

性能方面的重大突破

LPDDR6采用了創(chuàng)新性的雙子通道（Dual Sub-channel）架構(gòu)，從而帶來(lái)了更高的數(shù)據(jù)傳輸效率和更靈活的數(shù)據(jù)訪問(wèn)。具體來(lái)說(shuō)，新標(biāo)準(zhǔn)規(guī)定，每個(gè)內(nèi)存芯片配備兩個(gè)子通道，每個(gè)子通道擁有12條數(shù)據(jù)線（DQ），通過(guò)分布式命令/地址（CA）信號(hào)進(jìn)一步優(yōu)化引腳數(shù)布局。這種設(shè)計(jì)不僅提升了信號(hào)傳輸速度，還帶來(lái)了高帶寬下的32字節(jié)精細(xì)訪問(wèn)能力。此外，LPDDR6具備動(dòng)態(tài)突發(fā)長(zhǎng)度控制等機(jī)制，可按需支持32B或64B的數(shù)據(jù)訪問(wèn)，兼顧靈活性和高效性。針對(duì)不同工作負(fù)載，還引入了靜態(tài)與動(dòng)態(tài)效率模式、寫(xiě)入端自適應(yīng)ODT（非目標(biāo)管芯端接）等機(jī)制，進(jìn)一步增強(qiáng)信號(hào)質(zhì)量和整體性能。

功耗和能效進(jìn)一步優(yōu)化

與前代LPDDR5相比，LPDDR6的工作電壓更低，首次引入了VDD2低壓電源，且要求雙路供電，這對(duì)功耗控制極為有利。與此同時(shí)，新標(biāo)準(zhǔn)還集成了低功耗的動(dòng)態(tài)電壓與頻率調(diào)節(jié)（DVFSL），支持在低速運(yùn)行時(shí)智能降低電壓，顯著減少整體能耗。其它節(jié)能措施還包括交替時(shí)鐘命令輸入、多種刷新策略（主動(dòng)刷新、部分自刷新），以及單子通道低功耗模式等，全面提升續(xù)航表現(xiàn)。

安全性與可靠性顯著增強(qiáng)

LPDDR6在數(shù)據(jù)安全與系統(tǒng)可靠性方面同樣做了多維度升級(jí)。新一代標(biāo)準(zhǔn)首次規(guī)定了“每行激活計(jì)數(shù)”（PRAC）功能，有效守護(hù)內(nèi)存數(shù)據(jù)完整性，同時(shí)還支持通過(guò)定義元數(shù)據(jù)分區(qū)，將特定內(nèi)存區(qū)域?qū)ｉT(mén)分配給關(guān)鍵任務(wù)，以提高系統(tǒng)穩(wěn)定性。標(biāo)準(zhǔn)還加入了可編程鏈路保護(hù)機(jī)制、片上糾錯(cuò)碼（ECC）、命令和地址信號(hào)奇偶校驗(yàn)、錯(cuò)誤清除及內(nèi)存自檢（MBIST）等技術(shù)，大幅降低數(shù)據(jù)出錯(cuò)風(fēng)險(xiǎn)，為各類(lèi)終端的安全運(yùn)行提供堅(jiān)實(shí)保障。

JEDEC董事會(huì)主席Mian Quddus表示：“LPDDR6標(biāo)準(zhǔn)不僅兼顧了高性能與低功耗，還融入了更豐富的安全與保護(hù)功能，為移動(dòng)計(jì)算和AI領(lǐng)域帶來(lái)理想的內(nèi)存解決方案?！?/p>

產(chǎn)業(yè)化進(jìn)展與市場(chǎng)布局

據(jù)多家媒體報(bào)道，三星將于今年下半年率先采用新一代“1c DRAM”工藝批量生產(chǎn)LPDDR6，并計(jì)劃向高通等全球科技企業(yè)提供樣品。與此同時(shí)，高通下一代旗艦芯片“驍龍8 Elite Gen2”將率先兼容LPDDR6內(nèi)存，有望在9月23日舉行的驍龍技術(shù)峰會(huì)上正式亮相。截至目前，全球移動(dòng)終端與AI硬件廠商正積極推進(jìn)LPDDR6的商用及生態(tài)合作。