圖1所示的虛線框中為接口電路，通過對真值表進行分析，其發(fā)送和接收過程為：當發(fā)送端di=o時，de/re=1發(fā)送o電平，接收端ro=o；當發(fā)送端di=1時，de/re=0，va=vb=2.5v，接收端由于上拉電阻的作用ro=1。

在此接口電路的txo端加入1khz的ttl方波對電路進行測試。未加入120ω端電阻時，接口芯片的485-a和485-b腳都有約50μs的電壓變化過程，如圖2所示。接收端ro波形的上升沿有明顯的延遲約30～40μs(和數(shù)據(jù)發(fā)送端di比較)，造成很大的傳輸誤差；加入120ω端電阻時，延遲明顯縮小，約3μs。

此電路在發(fā)送高電平時，發(fā)送器處于高阻狀態(tài)，總線上所有接口處于接收狀態(tài)，總線是空閑的，允許其他接口發(fā)送數(shù)據(jù)，因此容易引入總線沖突。特別是連續(xù)發(fā)送高電平比特時，發(fā)送器處于高阻狀態(tài)的時間越長，引入總線沖突的幾率就越大。 來源:yofen