e1qs01芯片主要由比較器，觸發(fā)器和數(shù)字處理電路組成，具體如圖1所示。

圖1 ice1qs01芯片電路組成

在圖1所示的電路中，左上角部分為折彎點(diǎn)（foldback point）校正單元。該部分電路的功能是在mosfet導(dǎo)通期間，從腳rzi流出一個電流，電流源cs4提供的0.5ma的電流被扣除，所得到的電流i4乘以0.2（即為i3），被饋送到ic的pcs腳，從而增加pcs腳外部電容的充電電壓斜率。當(dāng)ac線路電壓升高時，mosfet的導(dǎo)通時間縮短，最大輸出功率保持不變。主線電壓通過vcc偏置繞組并經(jīng)連接在腳rzi上的一支電阻來檢測。

在腳rzi內(nèi)部，門限電平5v和4.4v的比較器用于初級調(diào)整，門限電平1v和50mv的比較器分別是振鈴抑制時間比較器和過零信號比較器。

在圖1的右上角是計數(shù)器、定時器和比較器組成的數(shù)字頻率降低電路以及反相輸入端為vrm=4.8v與vrh=4.4v并帶vrh鎖定的比較器和反相輸入端vrl=3.5v并帶vrl鎖定的比較器。

在圖1的中央是軟啟動和通—斷（on－off）觸發(fā)器。軟啟動觸發(fā)器通過通—斷觸發(fā)器的上升沿（并利用沿檢測器ed1）置位。通—斷觸發(fā)器通過反相輸入端15v的比較器（圖1左下方）置位。該比較器上面是20v的vcc過電壓比較器，下面是14 、5v和9v的欠電壓比較器。ic腳pcs內(nèi)部電阻r2連接一個開關(guān)，該開關(guān)由一個與門輸出控制，與門的輸入來自通—斷觸發(fā)器的輸出。在開關(guān)接通時，腳pcs外部電容放電到1.5v。當(dāng)進(jìn)入pcs腳的電流低于100μa時，在主線欠電壓比較器輸出產(chǎn)生一個低電平輸出信號。該輸出信號經(jīng)一個與門和或門電路置位脈沖鎖定觸發(fā)器，與門的另一個輸入是接通時間觸發(fā)器的反相輸出。

位于圖1中間下方的是突發(fā)觸發(fā)器和脈沖鎖定觸發(fā)器。突發(fā)觸發(fā)器由ic腳src內(nèi)的2v比較器輸出置位。突發(fā)觸發(fā)器的輸出，連接到脈沖鎖定觸發(fā)器的置位輸入。脈沖鎖定觸發(fā)器的輸出，影響接通時間觸發(fā)器的復(fù)位輸入。接通時間觸發(fā)器的輸出，連接到ic腳out內(nèi)的輸出緩沖器。脈沖鎖定觸發(fā)器也可由20v的過電壓比較器置位。

ic腳src內(nèi)部的電流源cs1為src腳外部電容器提供500μa的放電電流。與cs1并聯(lián)的電流源cs2，通過軟啟動觸發(fā)器激活。cs2的電流通過50ms定時器控制逐步改變，以此為軟啟動產(chǎn)生上升的調(diào)節(jié)電壓。

一個20kω的上控電阻r1下端在內(nèi)部連接到src腳，上端通過開關(guān)連接到5v的參考電壓。該開關(guān)由一個觸發(fā)器的輸出控制，該觸發(fā)器通過接通時間觸發(fā)器的輸出下降沿置位，以產(chǎn)生振鈴抑制時間。接通時間觸發(fā)器由過零信號經(jīng)過一個與門復(fù)位，該與門的另一個輸入是下部第二個觸發(fā)器的輸出。當(dāng)rz1腳上的脈沖高度超過4.4v的門限時，第二個觸發(fā)器置位。

在圖1右上部的數(shù)字頻率減小電路中，4位加/減（up/down）計數(shù)器的寄存數(shù)決定變壓器退磁后的過零信號數(shù)。過零信號計數(shù)器計數(shù)輸入過零信號，并由一個比較器檢測和放大。只要過零計數(shù)器存儲數(shù)與加/減計數(shù)器存儲數(shù)相等，比較器就發(fā)送一個輸出信號至接通時間觸發(fā)器，從而使功率mosfet導(dǎo)通。為避免抖動，加/減計數(shù)器的存儲數(shù)僅在50ms定時器確定的每個50ms周期之后加1或減1改變，這種變化取于vrh和vrl鎖存狀態(tài)。如果兩個鎖存處于低態(tài)，計數(shù)器增加1。如果僅vrl鎖定置位，加/減計數(shù)器仍不變化。如果vrl和vrh被置位于高電平，加/減計數(shù)器減少1。在此之后vrh與vrl鎖定被復(fù)位。在接下來的50ms內(nèi)，vrh與vrl鎖存將再次置位。當(dāng)ic腳src上電壓vsrc4.4v時，vrh鎖定置位，加/減計數(shù)器減1。在一個大的負(fù)載跳躍這后，為能迅速調(diào)節(jié)到最大的功率電平上，只要vsrc>4.8v時，加/減計數(shù)器被置位到1（0001）。 來源:鑫盛電子