描述 Description

ADS52J65 8 通道 16 位模數(shù)轉(zhuǎn)換器 (ADC) 采用 CMOS 工藝和創(chuàng)新型電路技術(shù)。該器件的工作功耗很低，使用 2Vpp 滿量程輸入，并提供極高的信噪比 (SNR) 性能。該器件在 5MHz 時(shí)提供 80dBFS 的空閑 SNR 和 78dBFS 的滿量程 SNR。250MHz 的高輸入帶寬使得該器件適合于廣泛的 應(yīng)用，例如高頻醫(yī)療超聲、磁共振成像和多通道數(shù)據(jù)采集。該 ADC 集成了一個(gè)經(jīng)過修整來匹配不同器件的內(nèi)部基準(zhǔn)。

ADS52J65 具有先進(jìn)的數(shù)字 特性，包括帶有分?jǐn)?shù)抽取濾波器的數(shù)字 I/Q 解調(diào)器。該器件使用 8B 轉(zhuǎn) 10B 格式對(duì)來自各個(gè)通道的 ADC 數(shù)據(jù)進(jìn)行編碼，使用電流模式邏輯 (CML) 輸出緩沖器將這些數(shù)據(jù)作為串行器/解串器數(shù)據(jù)流發(fā)送，并遵循 JESD204B 標(biāo)準(zhǔn)。來自所有八個(gè)通道的 ADC 數(shù)據(jù)可通過單個(gè) CML 緩沖器（單信道串行器/解串器）輸出，數(shù)據(jù)速率限制為最高 12.8Gbps。使用串行器/解串器輸出可減少接口線的數(shù)量。這樣，與低功耗設(shè)計(jì)一起，可將八個(gè)通道封裝在一個(gè) 9mm × 9mm 的 VQFN 封裝內(nèi)，從而實(shí)現(xiàn)高密度系統(tǒng)集成。ADS52J65 還支持通過四個(gè) CML 緩沖器（四信道串行器/解串器）發(fā)送所有 ADC 數(shù)據(jù)的模式，因此可使低成本 FPGA 的每通道串行器/解串器數(shù)據(jù)速率降低。

ADS52J65 采用非磁性 VQFN 封裝，此類封裝不會(huì)產(chǎn)生任何磁性干擾。該器件的額定溫度范圍為 –40°C 至 +85°C。

特性 Features

? 16 位分辨率，空閑 SNR：80dBFS
? 在 125MSPS 且每個(gè)信道包含 4 個(gè)通道時(shí)的功耗為 70mW/通道
? 在 62.5MSPS 且每個(gè)信道包含 8 個(gè)通道時(shí)的功耗為 45mW/通道
? 滿量程輸入：2VPP
? 滿量程 SNR：78dBFS (fin = 10MHz)
? 滿量程 SFDR：–85dBc (fin = 10MHz)
? 模擬輸入 –3dB 帶寬 = 250MHz
? 輸入為 2VPP 時(shí)的最大輸入信號(hào)頻率 = 130MHz
? 快速且一致的過載恢復(fù)
? 高級(jí)數(shù)字 特性
? 直流失調(diào)電壓自動(dòng)校正
? 數(shù)字均流

? 數(shù)字 I/Q 解調(diào)器
? 分?jǐn)?shù)抽取濾波器 M = 1 至 63（單位增量為 0.25）
? 數(shù)據(jù)輸出速率在抽取后降低
? 在 80MSPS 且抽取因子 = 2 時(shí)的功耗為 64mW/通道
? 帶有 32 個(gè)預(yù)設(shè)模式的片上 RAM

? JESD204B 子類 0、1 和 2
? 每個(gè) JESD 信道包含 2、4 或 8 個(gè)通道
? 10Gbps JESD 接口
? 在線跡長度較短（小于 5 英寸）時(shí)支持高達(dá) 12.8Gbps 的信道速率

? 64 引腳非磁性 9mm × 9mm 封裝