描述 Description

基本要素產(chǎn)品集: 英特爾? Stratix? 10 TX FPGA狀態(tài): Launched發(fā)行日期: Q1'18光刻: 14 nm資源邏輯元素 （LE）: 2753000自適應(yīng)邏輯模塊 (ALM): 933120自適應(yīng)邏輯模塊(ALM) 寄存器: 3732480結(jié)構(gòu)和 I/O 相鎖環(huán)路 (PLL): 24最大嵌入式內(nèi)存: 244 Mb數(shù)字信號(hào)處理 (DSP) 區(qū)塊: 5760數(shù)字信號(hào)處理 (DSP) 格式: Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)硬處理器系統(tǒng) (HPS): Quad-core 64-bit ARM* Cortex*-A53硬內(nèi)存控制器: 是外部?jī)?nèi)存接口 (EMIF): DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSysI/O 規(guī)格最大用戶 I/O 數(shù)量?: 440I/O 標(biāo)準(zhǔn)支持: 3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS,SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL最大 LVDS 對(duì): 216最多不歸零 (NRZ) 收發(fā)器?: 144最大不歸零 (NRZ) 數(shù)據(jù)速率?: 28.9 Gbps最多脈沖幅度調(diào)制 (PAM4) 收發(fā)器?: 60最大脈沖幅度調(diào)制 (PAM4) 數(shù)據(jù)傳輸速率?: 57.8 Gbps收發(fā)器協(xié)議硬 IP: PCIe Gen3, 10/25/100G Ethernet先進(jìn)技術(shù)超級(jí)注冊(cè): 是FPGA 比特流安全: 是封裝規(guī)格封裝選項(xiàng): F2397, F2912補(bǔ)充信息其他信息 URL: Product Table (Family Comparison) Datasheet All FPGA Documentation

簡(jiǎn)介

1ST280EU1F50I2VG屬于集成電路（IC）的FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）。由制造生產(chǎn)的1ST280EU1F50I2VGFPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）FPGA 是用于執(zhí)行邏輯運(yùn)算和信息處理的用戶可配置集成電路產(chǎn)品，通常具有非常高級(jí)別的集成功能。這些器件通常用于代替通用微處理器，其中已知運(yùn)算將以極高的速度執(zhí)行，例如用于接收和處理來(lái)自高速數(shù)據(jù)轉(zhuǎn)換器的信息。它們通常需要外部存儲(chǔ)設(shè)備來(lái)存儲(chǔ)用戶所需的配置，并在啟動(dòng)時(shí)重新加載這些配置。